半导体沉积工艺
不同材料的薄膜沉积是半导体器件制造过程中最关键的步骤之一。正在进行的向第三维度的集成对沉积工艺提出了新的且越来越具有挑战性的要求。特别是整个晶圆区域的均匀性和在纳米级3D结构上均匀沉积材料的能力是半导体制造设备内新发展和要求的关键驱动因素。
现代沉积工艺面临的挑战是层的均匀性、温度和气流。需要避免颗粒产生和过程污染，以实现高工艺产量也是至关重要的。
为了解决过程中均匀性的挑战，控制温度和气体流量至关重要。气流由具有严格尺寸公差和优化设计的石英管控制。为了改善热管理，贺利氏提供了一种独特的不透明材料解决方案。
等离子体沉积过程中产生颗粒的主要原因与石英基底材料中的气泡含量有关。贺利氏开发了广泛的低气泡含量材料帮助应对这一挑战。
由于以下原因，石英器件中的杂质已成为人们日益关注的问题尤其是在工艺节点逐渐缩小的半导体制造领域。贺利氏生产的高纯度合成石英材料和制造解决方案可解决这一问题。
多片式处理
对于需要较长运行时间的工艺，最好能同时处理多个晶圆。这就是所谓的多片式处理。化学气相沉积领域的典型工艺可用于批量处理，包括 PECVD、ALD 或 PEALD。批量沉积工艺通常在垂直或水平管式炉内进行。晶圆在所谓的晶圆舟内装入多片式熔炉系统。此类系统可在一次流程运行中处理 100 到 160 个（有时甚至更多）数据。
外延
沉积过程的一个非常特殊的例子是所谓的外延沉积，或简称为外延。该工艺旨在将材料沉积到单晶模板上，形成单晶层。半导体器件制造链的第一步是在空白硅片上沉积外延硅。这是通过外延工艺实现的。这些工艺通常一次只处理一个晶圆（即单晶圆处理）或少量晶圆（即多晶圆或小批量晶圆）。
半导体蚀刻工艺
除了光刻和沉积工艺，半导体制造链中最关键的工艺之一是 蚀刻工艺。特别是对于正在进行的越来越多的半导体器件的三维集成 DRAM 和 NAND 闪存，等离子蚀刻工艺是实现更高集成度和更小特征尺寸的交钥匙工艺。腐蚀结构的横向尺寸和腐蚀深度之间的高长宽比是前沿工艺所必需的。
用于单晶圆 等离子蚀刻工艺 要求可以是多种多样的，但尤其是整个晶圆区域的均匀性是影响半导体芯片制造商产品产量的一个关键点。能够在所有方向上(各向同性)而不仅仅是在一个方向上(各向异性)选择性地蚀刻一种材料正在成为一个重要的工艺要求，特别是在多层NAND闪存器件的制造过程中。
服务间隔时间会影响蚀刻和灰化工具的正常运行时间。工具检修的主要原因是颗粒水平超过预定义的阈值。在等离子蚀刻过程中，石英器件内的气泡会导致微粒的产生。这是一个越来越令人担忧的问题节点规模缩小驱动更小的可接受颗粒尺寸和数量。
贺利氏致力于开发经济高效的低气泡材料以专门应对这一挑战。
微光刻技术
自集成电路（半导体芯片）发明以来，微光刻技术就是电子产品制造链中的关键工艺步骤。在这一步骤中，通过在涂有光阻的晶圆上成像网罩（掩膜）的微小结构，利用光来构造硅或其他半导体材料。显影后，这种光刻胶将成为后续工艺（如掺杂和蚀刻）所需的模板，以局部改变半导体的电子特性。晶圆的功能化是生成芯片上所有电子单元（晶体管、电容器......）的基础。
集成电路微型化（摩尔定律）的趋势要求在晶圆上对掩膜进行极其精确的光学成像，并将像差降到接近理论极限的最低水平。高端芯片最微小的结构宽度还不到所用波长的十分之一。这种投影光学模块（如图）的光学设计和制造是光学领域最具挑战性的工作。
除了光学元件的质量，成像波长也起着至关重要的作用。由于成像结构的最小特征尺寸会随着波长的变短而变小，因此现代半导体芯片是使用波长为193纳米（深紫外：DUV）的 ArF 准分子激光器作为光源生产。
微光刻光学选择的光学材料是合成熔融石英，因为它完全支持上述要求的无像差DUV光学系统。合成熔融石英具有极高的紫外透过率和低吸收率，因此不会出现因透镜加热而导致的图像缺陷。生产出的产品具有极佳的光学三维均匀性（折射率变化小）和可忽略不计的应力双折射。对光学材料的另一个要求是耐紫外线辐射。尽管微光刻步进器使用的脉冲能量密度相对较低（< 1 mJ/cm²），但只有经过优化的熔融石英类型才能在大约10年的预期使用寿命内保持其优异的初始性能。
